- 李永亮
- 正高级工程师
- 北京市朝阳区北土城西路3号
简 历：
教育背景
2007-2011：中国科学院微电子研究所，微电子学与固体电子学专业，工学博士
2004-2007：辽宁大学物理学院，微电子学与固体电子学专业，理学硕士
2000-2004：辽宁大学物理学院，电子科学与技术专业，工学学士
工作简历
2018-至今：中国科学院微电子研究所，集成电路先导工艺研发中心，正高级工程师，从事亚10纳米三维器件与集成技术研究。
2013-2017：新加坡联华电子公司（UMC），主任工程师，从事纳米CMOS器件和集成技术研究，主要负责逻辑产品、SRAM Macro以及eHV制程研发和平台建设。
2011-2013：新加坡联华电子公司（UMC），高级工程师，从事纳米CMOS器件和集成技术研究，主要负责逻辑产品研发。
社会任职： 研究方向：亚10nm的三维器件及集成技术，SiGe/Ge高迁移率沟道，高k/金属栅栅工程。 承担科研项目情况：
1. 中国科学院率先行动(B类)，2019年。
2. 02专项“22纳米集成电路工艺重大关键技术及先导工艺实验室”06子课题“工艺整合与集成技术”，2009-2012年,1.97亿，已结题，参与。
3. 02专项“22纳米集成电路工艺重大关键技术及先导工艺实验室”子课题“高k/金属栅工程”，2009-2012年,2355万，已结题，参与。
4. 973课题“新一代集成技术基础问题研究”，2006-2010年，已结题，参与。
5. 国家自然科学基金“高k栅介质/双金属栅器件研究及制备”，2008-2010年，35万，已结题，参与。
代表论著：
1. Yongliang Li*, Qiuxia Xu, Wenwu Wang, and Jing Zhang. Fabrication Technique for pMOSFET poly-Si/TaN/TiN/HfSiAlON Gate Stack. ECS Journal of Solid State Science and Technology, 2018, 7 (10):P537-P540.
2. Yongliang Li*, Qiuxia Xu and Wenwu Wang. Key technologies for dual high-k and dual metal gate integration. Chin. Phys. B, 2018, 27(9): 097306.
3. Yongliang Li*, Qiuxia Xu, Wenwu Wang, and Jing Zhang. Dry Etching of Metal Inserted Poly-Si Stack for Dual High-k and Dual Metal Gate Integration. ECS Journal of Solid State Science and Technology, 2018, 7 (8):P435-P439.
4. Qiuxia Xu, Gaobo Xu, Yongliang Li, et al. Investigation of Key Technologies for Poly-Si/TaN/HfLaON/ILSiO2 Gate-Stacks in Advanced Device Applications. IEEE Transactions on Electron Devices, 2014, 61 (4): 991-997.3.
专利申请：
1. 李永亮，王文武，一种半导体结构及其制备方法，申请日：2018年8月1日，申请号：201810864107.9
2. 李永亮，王文武，一种半导体器件的形成方法，申请日：2018年8月29日，申请号：201810997001.6
3. 李俊杰，李永亮，王文武，半导体器件与其制作方法，申请日：2018年6月11日，申请号：201810596940.X
4. 李俊杰，李永亮，王文武，半导体器件与其制作方法，申请日：2018年6月11日，申请号：201810596468.X
5. Yongliang Li, Qiuxia Xu. Method for etching Mo-based metal gate stack with Aluminium nitride barrier, 申请号：US 13/001,493, 公开号：US8163620 B2，公告号: US20110263114.
6. Qiuxia Xu, Yongliang Li. Manufacturing method for structure of metal gate/ high k gate dielectric stack layer，申请号：PCT/CN2010/001456, 公开号：WO2011124003A1，公告号：CN102214563A, CN102214563B, US8258063, US20110256704.
7. Qiuxia Xu, Yongliang Li. Method for manufacturing metal gate stack structure in gate-first process, 申请号：US 13/129,584, 公开号：US8598002 B2, 公告号：CN102280375A, CN102280375B, US20120003827, WO2011153843A1.
8. Qiuxia Xu, Yongliang Li, Gaobo Xu. Method for manufacturing CMOS FET, 申请号：US 13/576,658, 公开号：US8530302 B2, 公告号：CN102915917A, CN102915917B, US20130078773, WO2013016917A1.
9. Qiuxia Xu, Yongliang Li. Method for manufacturing a metal gate electrode/high K dielectric gate stack，申请号：PCT/CN2010/001456, 公开号：US8258063 B2, 公告号： CN102214563A, CN102214563B, US20110256704, WO2011124003A1.
10. Qiuxia Xu, Yongliang Li. Method for removing polymer after etching gate stack structure of high-k gate dielectric/metal gate, 申请号：PCT/CN2011/070996, 公开号：US20120115321 A1, 公告号：US8334205.
11. Qiuxia Xu, Yongliang Li. Polymer removing method after etching gate stack structure with high-k gate dielectric/metal gate, 申请号：PCT/CN2011/070996, 公开号：WO2012062059 A1, 公告号：CN102468131A, CN102468131B.
12. 李永亮，徐秋霞，TaN材料湿法腐蚀以及TaN材料腐蚀方法，申请号：CN 200810223349，公开号：CN101397499 B，公告号：CN101397499A
13. 李永亮，徐秋霞，一种选择性去除TaN金属栅材料的方法，申请号：CN 200910307689，公开号：CN101656208 B，公告号：CN101656208 A
14. 李永亮，徐秋霞，一种插入式TiN金属栅叠层结构的制备和刻蚀方法，申请号：CN 201010157530，公开号：CN102237268 B，公告号：CN102237268A
15. 李永亮，徐秋霞，以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法，申请号：CN 201010157538，公开号：CN102237269 B，公告号：CN102237269A
16. 李永亮，徐秋霞，以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法，申请号： PCT/CN2010/001459，公开号：WO2011130890 A1
17. 李永亮，徐秋霞，一种克服Mo基金属栅叠层结构制备中Mo与硅反应的方法，申请号：CN 200910237091, 公开号：CN102054680 A
18. 李永亮，徐秋霞，一种HfSiAlON高K介质的干法刻蚀工艺，申请号： CN 201010223352，公开号：CN102315115A
19. 李永亮，徐秋霞，一种Mo基/TaN金属栅叠层结构的刻蚀方法，申请号：CN 201010223348，公开号：CN102315117 B，公告号：CN102315117A
20. 李永亮，徐秋霞，金属栅层/高K栅介质层的叠层结构的刻蚀方法，申请号：CN 201010269029，公开号：CN102386076 B，公告号：CN102386076A
获奖及荣誉：
1. 中国科学院院长优秀奖一次
2. 中国科学院朱李月华奖一次
3. 联华电子（UMC）专案团队优良专案
4. 联华电子（UMC）最佳知识文件奖
