齐子初

中国科学院计算技术研究所

浏览次数

122

收藏次数

0

接洽次数

0

  • 齐子初
  • 副研究员
简历:

齐子初,女,中国科学院计算所,高级工程师

2002年4月,浙江大学通信与信息系统专业毕业,获硕士学位,2010年中国科学院计算所获博士学位

2002年4月~2011年9月 中国科学院计算所微处理器中心助理研究员

2011年9月~至今 中国科学院计算所微处理器研究中心高级工程师

从事计算机体系结构、微处理器设计与测试工作,骨干参加了国家级工程科研项目,为龙芯测试组的创建者,现任龙芯测试组的组长。

研究方向:

计算机体系结构、微处理器设计和测试

社会任职:
获奖及荣誉:
代表论著:

1. Zichu Qi, Hui Liu, Xiang ku Li, Wei wu Hu, “Design for Testability Features of Godson-3 multicore Microprocessor“, journal of computer science and technology(JCST), Mar. 2011.

2. Zichu Qi, Hui Liu, Xiangku Li, Da Wang, Yinhe Han, Huawei Li, Weiwu Hu, “A Scalable Scan Architecture for Godson-3 Multicore Microprocessor”, Proc. IEEE 19th Asican Test Symposium, ATS, pp.219-224, 2009.

3. Zichu Qi, Hui Liu, Xiangku Li, Jun Xu, Weiwu Hu, “A Case Study of Improving At-speed Testing Coverage of a Gigahertz Microprocessor”, Proc. IEEE 16th International Conference on Electronics, Circuits and Systems, ICECS, pp.651-654, 2009.

4. Zichu Qi, Qi Guo, Ge Zhang, Xiangku Li, Weiwu Hu, “Design of Low-Cost High-performance Floating-point Fused Multiply-Add with Reduced Power”, Proc. IEEE 23th International Conference on VLSI Design, VLSID, pp.206-211, 2010.

5. Ge Zhang, Weiwu Hu, Zichu Qi., “Parallel Error Detection for Leading Zero Anticipation. Journal of Computer Science and Technology(JCST), 2006, 21(6):901-906.

6. Ge Zhang, Zichu Qi, Weiwu Hu., “A Novel Design of Leading Zero Anticipation Circuit With Parallel Error Detection”, IEEE International Symposium on Circuits and Systems (ISCAS 2005), May 23-26, 2005.05, pp.676-679 Vol. 1.

7. Ma Lin, Chen Yunji, Su Menghao, Qi Zichu, Zhang Heng, Hu Weiwu, “Testing Content Addressable Memories Using Instructions and March-Like Algorithms”, 2008, ICECS.

8. 齐子初,刘慧,石小兵,韩银和,“龙芯3号多核处理器的低功耗测试技术”, 《计算机辅助设计与图形学学报》, 2010.11。

9. 张戈,齐子初,胡伟武,”龙芯2号处理器功能部件设计”,计算机研究与发展,2006,43(6):967-973.

10.李向库,齐子初,马麟,刘慧,王剑,“一款通用微处理器的CAM内建自测试方法及实现”,第十三届全国容错计算学术会议,2009年。

专利:

1. 一种浮点乘法器及其兼容双精度和双单精度计算的方法.专利号200510095815.3,发明人:齐子初,张戈,胡伟武。

2. 一种64比特浮点乘加器及其流水节拍划分方法,专利号 200510053606。3,发明人:齐子初,胡伟武。

3. 一种浮点乘加器及其乘法CSA压缩树的进位校验装置,专利号200710119247.5,发明人:齐子初,胡伟武。

4. 一种64比特浮点乘加器及其浮点运算流水节拍处理方法,申请号:200910093047.6,发明人;齐子初,郭崎,胡伟武。

5. 一种对处理器芯片进行在线检测的装置和方法,申请号:200910238043.2,发明人:齐子初,明奎良,胡伟武。

6. 兼容双精度和双单精度的浮点乘加器及其兼容处理方法,申请号:200910243299.2,发明人:郭崎,齐子初,胡伟武。

7. 具有多个同构IP核的片上系统芯片测试装置和方法,申请号:200910244401.0 ,发明人:刘慧,齐子初,胡伟武。

8. 一种处理器芯片频率的筛选方法,申请号:201010153625.3,发明人:李向库、齐子初、马麟、李晓钰、陈云霁、胡伟武。

9. MIPS指令集的处理器扩展指令及其编码方法和部件,专利号200410039460.1,发明人:胡伟武,李祖松,齐子初。

承担科研项目情况:

2009~2011 极大规模集成电路测试技术研究及其产业化应用,国家科技重大专项项目,182万元,子课题负责人

作为骨干参加的龙芯国家级大型工程科研项目:2009.01-2012.6,核高基重大专项“高性能多核CPU研发与应用”,参加2007.01-2009.12,国家863重点项目“四核龙芯通用CPU研制”,参加2005.5-2005.12,国家863项目“龙芯2号增强型处理器芯片设计”,参加 2002.10-2004.6,国家863重点项目“高性能通用CPU芯片全定制实现及系统集成”,参加 2002.1-2004.12,中国科学院知识创新工程重大项目“高性能通用CPU芯片研制”,参加

学科类别:
所属部门:
微处理器研究中心
专家类别:
副高
杰青入选时间:
百人入选时间:
其他备注:
硕导计算机系统结构
其他备注2:
其他备注3: